西安:4008699035 南京:4008699035
成都:4008699035 武漢:027-50767718
廣州:4008699035 深圳:4008699035
沈陽:024-31298103 石家莊:4008699035☆
全國統(tǒng)一報(bào)名免費(fèi)電話：4008699035
 首頁 課程表 報(bào)名 在線聊 講師 品牌 QQ聊 活動 就業(yè) |
 課程目標(biāo) |
Cadence培訓(xùn)初級到中級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設(shè)計(jì)流程，通過講課及上機(jī)練習(xí)相結(jié)合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應(yīng)的建庫工具的使用方法的系統(tǒng)培訓(xùn)。通過培訓(xùn)學(xué)員可掌握先進(jìn)的Allegro Cadence PCB設(shè)計(jì)流程，完成PCB設(shè)計(jì)。 |
| 培養(yǎng)對象 |
從事硬件開發(fā)的所有人員，以及具有一定基礎(chǔ)的高年級本科生或者碩、博士研究生。 |
| 班級規(guī)模及環(huán)境 |
為了保證培訓(xùn)效果，增加互動環(huán)節(jié)，我們堅(jiān)持小班授課，每期報(bào)名人數(shù)限3到5人，多余人員安排到下一期進(jìn)行。 |
| 質(zhì)量保障 |
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽； |
| 時(shí)間地點(diǎn) |
| 上課地點(diǎn)：【上海】：同濟(jì)大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：云峰大廈 近開課時(shí)間(周末班/連續(xù)班/晚班）：Cadence初中級開課：2025年8月18日..用心服務(wù)..........--即將開課--........................ |
| 學(xué)時(shí)和費(fèi)用 |
| ★課時(shí)：
共5天，總計(jì)30學(xué)時(shí); ◆外地學(xué)員：代理安排食宿（需提前預(yù)定） ☆注重質(zhì)量 ☆邊講邊練 ☆合格學(xué)員免費(fèi)推薦工作 專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力 得到大家的認(rèn)同，受到用人單位的廣泛贊譽(yù)。 ★實(shí)驗(yàn)設(shè)備請點(diǎn)擊這兒查看★ |
| 師資團(tuán)隊(duì) |
◆【趙老師】 10年來一直從事FPGA數(shù)字電路設(shè)計(jì)，高速DSP軟硬件的開發(fā)，高速PCB，Layout設(shè)計(jì)經(jīng)驗(yàn)非常豐富。 精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真、Altium Designer以及PADS工具 。成功開發(fā)了多個高速DSP和FPGA結(jié)合的高難度項(xiàng)目。 ◆【黃老師】 |
| 課程進(jìn)度安排 |
| 課程大綱 |
學(xué)習(xí)目標(biāo)及要求 |
| 學(xué)習(xí)使用ORCAD 軟件進(jìn)行原理圖的制作，電路圖的零件設(shè)計(jì)、使用 Allegro 軟件進(jìn)行 PCBLayout ， PCB 封裝制作、高速布線規(guī)則設(shè)置、出 gerber 文件、用 CAM350 檢查 gerber 文件。應(yīng)用范圍：制作高速線路板（如：電腦主板、顯卡、交換機(jī)主板等）. |
第一階段 |
1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設(shè)計(jì)流程 |
第二階段 |
| 3 從原理圖到PCB 工具使用 3.1 Introduction to Board Layout 3.2 Mainstream Board Design 3.3 Design Synchronization 3.4 Netlist Files 3.5 Export Physical 4 原理圖高級設(shè)計(jì)技巧 2.13 使用Edit Browse選項(xiàng)的技巧 2.13.1 使用Parts選項(xiàng) 2.13.2 使用Nets選項(xiàng) 2.14 在原理圖中搜索特定元素 2.14.1 搜索元件 2.14.2 查找網(wǎng)絡(luò) 2.15 原理圖頁相關(guān)操作技巧 2.16 添加Footprint屬性 2.16.1 單個添加 2.16.2 批量添加 2.17 生成Netlist 2.18 生成元件清單 |
第三階段 |
| 5 PCB設(shè)計(jì)準(zhǔn)備：Allegro環(huán)境、規(guī)則設(shè)置、PCB布局布線 5.1 Allegro User Interface 5.2 Managing the Allegro Work Environment 5.3 Padstack Designer 5.4 Component Symbols 5.5 Board Design Files 5.6 Importing Logic Information into Allegro 5.7 Setting Design Constraints 5.8 Component Placement 5.9 Routing and Glossing 6 建立元件庫 PCB Librarian Expert 6.1 Design Processes and Library Models 6.2 Setting Up a Build Area 6.3 The Symbol View 6.4 The Chips View 6.5 The Part Table View 6.6 The Simulation View 6.7 Testing the Part 6.8 Creating a Split Part 6.9 Importing Text Files |
第四階段 |
PCB數(shù)據(jù)后處理：覆銅、生產(chǎn)加工數(shù)據(jù)輸出 |
第五階段 項(xiàng)目實(shí)戰(zhàn)，一步步手把手教你完成一個完整的DSP6713開發(fā)板 |
| DSP6713開發(fā)板設(shè)計(jì)主要內(nèi)容有: 1.DSP6713開發(fā)板功能方框圖培訓(xùn)。 2.元件庫建立管理 3.DSP6713開發(fā)板原理圖設(shè)計(jì) 4.DSP6713開發(fā)板PCB疊層結(jié)構(gòu)、阻抗控制介紹 5.DSP6713開發(fā)板PCB布局以及布線設(shè)計(jì) 6.DSP6713開發(fā)板EMC設(shè)計(jì) 7.出Gerber文件 8.DSP6713開發(fā)板PCB設(shè)計(jì)實(shí)例 |