中文一区二区_九九精品在线播放_久久国产精品免费视频_国内精品在线观看视频

第一章 高速電路設計的幾個基本問題
1. 高速電路設計的關(guān)鍵問題分析
2. 如何確定信號的帶寬？信號帶寬如何影響信號質(zhì)量、信號測試和EMC，與實例分析
3. 信號分析方法---如何判斷電路設計中：哪些部分是必須重視信號完整性、并嚴格控制的；哪些部分的要求可以放松一些；哪些部分可以不關(guān)注。
該方法用以解決以下常見的工程設計問題：
顯然不是所有的信號都需要考慮信號完整性，對于沒有必要考慮信號完整性的信號，在PCB設計中，就應該放松要求，而將研究的重點放在必須考慮信號完整性的信號上。
什么信號的PCB走線必須考慮信號完整性？不是根據(jù)速率來區(qū)分，本節(jié)會舉兩個例子，
第一個例子是周期頻率比較低的信號，出現(xiàn)了信號質(zhì)量的問題，導致測試出錯；
第二個例子是周期頻率比較高的信號，但不考慮信號完整性的要求，反而沒問題。
因此，在討論信號完整性的具體問題之前，首先要搞清楚：
1） 信號滿足哪些條件，就必須要應用信號完整性的技巧來保證信號質(zhì)量？
2） 信號滿足哪些條件，可以不考慮或放松對信號完整性的要求？
4. 信號分析方法的應用與實例
5. 信號完整性問題，在波形上的幾種表現(xiàn)形式及其產(chǎn)生的根本原因、解決辦法，并逐一基于案例分析，如何判斷這幾類存在質(zhì)量問題的信號，是否會導致電路故障。
6. 多層板（4層及4層以上）檢查PCB設計圖的關(guān)鍵要點
7. 雙層板檢查PCB設計圖的關(guān)鍵要點
第二章 工程經(jīng)驗與案例---阻抗控制、PCB板材選擇與PCB的層疊結(jié)構(gòu)設計
1. 阻抗的含義與阻抗的計算，實例分析
2. 阻抗與信號質(zhì)量之間的關(guān)系
3. 如何實現(xiàn)阻抗控制---完成阻抗控制的具體步驟與實例分析
4. 關(guān)于阻抗控制的誤區(qū)
5. PCB板材的選擇要點與實例分析
6. PCB層疊結(jié)構(gòu)設計的要點與實例分析
? 層疊結(jié)構(gòu)設計的目標
? 層疊結(jié)構(gòu)設計的實現(xiàn)方式
? 實例分析：層疊結(jié)構(gòu)分析實例，分析不同層疊結(jié)構(gòu)的優(yōu)勢和劣勢
? 實例分析：4層板的設計，如何規(guī)劃每一層的高效使用
? 實例分析：6層板、8層板的設計，如何規(guī)劃電源層、地層、信號層
? 實例分析：FPGA的應用中，優(yōu)化信號層的走線的策略
第三章 工程經(jīng)驗與案例---反射與信號的端接匹配
1. 信號反射的根源，反射對信號的影響
2. 反射的定性分析、定量計算，及實例分析
3. 什么樣的信號需要考慮阻抗匹配？
4. 阻抗匹配---芯片升級換代帶來的問題
5. 如何選擇正確的信號匹配方式，深入分析各匹配方式的應用要點、常見問題，案例分析
6. 阻抗端接的4種實現(xiàn)方式，每種方式的優(yōu)點和缺點、注意要點、波形分析
7. 阻抗端接的PCB設計注意要點與案例分析
第五章 工程經(jīng)驗與案例---高速電路中信號回路、地彈、串擾的問題與分析
1. 表層走線還是內(nèi)層走線？兩種方法各自的優(yōu)缺點分析。在工程設計中，如何決定應采用哪種走線方式
2. 表層走線在什么情況下會導致EMC的問題
3. 理解與體會：為什么一定要考慮信號回路？
4. 回流路徑---信號如何選擇回流路徑，如何分析信號回流的問題，案例解析
5. 如何理解，在電路板上，回路是造成信號串擾的主要因素，案例分析
6. 跨分割導致的信號完整性問題、EMC問題，案例分析
--- PCB設計中，在層數(shù)受到限制的情況下，若希望做到所有信號均有連續(xù)的參考平面，通常不容易做到，在這種情況下，工程設計中的三個對策與應用。
7. 電源和地，選擇誰作為參考平面，對比與實例分析
8. 表層鋪地還是不鋪地？不同場合如何決策？
9. 信號換層時，如何做到回路連續(xù)？案例分析
10. 地彈的影響，地彈對PCB設計、信號質(zhì)量測試提出的要求、案例分析
11. 串擾產(chǎn)生的原因、遠端串擾和近端串擾，及其對工程設計的影響
12. 串擾對信號的影響
13. 串擾---信號線之間的間距如何考慮
14. PCB設計中，容易導致串擾的幾個場合
15. 案例分析：雙面板，如何避免串擾問題，解決思路與工程經(jīng)驗
16. 案例分析：四層板及以上層數(shù)的多層電路板，如何避免串擾問題，解決思路與工程經(jīng)驗
17. 保護線應用的技巧、誤區(qū)
18. 蛇形線應用中存在的問題與技術(shù)要點
19. 盲埋孔技術(shù)的優(yōu)勢、盲埋孔應用中特別容易犯的錯誤與案例分析
20. 走線出現(xiàn)分叉---什么情況下允許出現(xiàn)走線分叉
第六章 透徹掌握差分對與應用實例
1. 單端信號所面臨的問題，差分對的優(yōu)勢
2. 差分對的缺點和應用中的關(guān)鍵注意要點
3. 實例分析：電路設計中，如何應用差分對，解決復雜問題
4. 案例分析：工程上差分對很難做到對稱、等長。若出現(xiàn)差分對嚴重不對稱不等長的情況，如何分析
5. 案例分析：本設計中的PCIE差分對走線上存在的問題與分析
6. 什么情況下，差分對可以不緊耦合，案例分析
7. 理解差分對的回流
8. PCB設計中，差分對走線的幾個關(guān)鍵要點
9. 差分對應用中的兩個關(guān)鍵誤區(qū)
10. 差分對AC耦合電容的注意要點，案例分析
11. 什么場合下，不應該采用AC耦合，案例分析
第七章 高速差分對調(diào)試技巧與實例
該章節(jié)主要涉及GHz以上的高速設計，若客戶的產(chǎn)品開發(fā)中無此類需求，該章節(jié)可予以調(diào)整。
在本章節(jié)，基于若干工程案例，介紹寶貴的高速差分對實戰(zhàn)調(diào)試經(jīng)驗。包括：
? 信號眼圖不達標可能的原因，以及調(diào)試方法
? 長鏈路、短鏈路中，PRBS出錯的故障問題與調(diào)試
? VGA、CTLE、FFE、DFE等均衡、加重措施對眼圖的影響，以及如何調(diào)整均衡參數(shù)，以獲得佳的接收端輸入
? 基于某完整實例介紹，高速差分對故障的調(diào)試過程與分析方法
第八章 DDR3、DDR4 SDRAM的高速電路設計技巧
1. 原理分析：從SDRAM、DDR開始，到DDR2、DDR3、DDR4，每一代存儲器在應用中的難點與設計關(guān)鍵點分析
2. DDR3/DDR4源同步時序的分析
3. 高速存儲器信號線的等長要求到底如何確定？
4. DDR3/DDR4的端接和電源濾波方法、PCB設計要點
5. DDR3/DDR4在PCB設計中必須注意的14個工程問題與案例分析
6. 工程經(jīng)驗：如何降低DDR3/DDR4的PCB走線難度
7. 案例分析：與DDR3、DDR4相關(guān)的6個工程故障案例分析
第九章 PCB上主要的信號干擾源的抑制---電源電路PCB設計要點
電源電路是PCB上噪聲的重要源頭，若處理得不好，會對周圍的信號造成嚴重的干擾。
本章節(jié)以某個存在很多問題的PCB設計圖作為實例，介紹在電源電路的PCB設計中，需注意特別的十個關(guān)鍵要點。