集成電路IC SOC設(shè)計(jì)工程師培訓(xùn)班課程大綱 |
課程說明 |
本課程講授基于Synopsys EDA tools構(gòu)成的ASIC/SOC數(shù)字電路開發(fā)流程,學(xué)員通過運(yùn)用數(shù)字邏輯、硬件描述語言完成一個大規(guī)模的專題項(xiàng)目設(shè)計(jì),在課程過程中掌握數(shù)字集成電路的coding、仿真、綜合、靜態(tài)時序分析、f驗(yàn)證等一系列數(shù)字電路前端流程中的設(shè)計(jì)技巧,終使學(xué)員達(dá)到能獨(dú)立完成大規(guī)模電路模塊的前端設(shè)計(jì)水平。本課程涵蓋數(shù)字IC設(shè)計(jì)領(lǐng)域相關(guān)技術(shù)的核心內(nèi)容,注重基礎(chǔ)知識和實(shí)用技巧的講解外,還將特別講授國際新的設(shè)計(jì)理念。本課程為模擬設(shè)計(jì)高端精華課程,老師將多年實(shí)踐經(jīng)驗(yàn)手把手教授,讓學(xué)員在真實(shí)的項(xiàng)目實(shí)踐環(huán)境中提升技術(shù)水平,熟練使用EDA工具,真正掌握IC設(shè)計(jì)中“漁”的手段.
|
培訓(xùn)目標(biāo) |
幫助學(xué)員熟悉并掌握典型數(shù)字ASIC/SOC芯片前端開發(fā)流程和設(shè)計(jì)技巧,以及相關(guān)設(shè)計(jì)軟件的使用,課程結(jié)束后學(xué)員可積累相當(dāng)于1年左右的實(shí)際工作經(jīng)驗(yàn),能夠獨(dú)立完成ASIC/SOC中等模塊的設(shè)計(jì)。 |
免費(fèi)頒發(fā)相關(guān)工程師等資格證書 |
☆注重質(zhì)量
☆邊講邊練
專注高端培訓(xùn)17年,曙海提供的課程得到本行業(yè)的廣泛認(rèn)可,學(xué)員的能力
得到大家的認(rèn)同,受到用人單位的廣泛贊譽(yù)。 |
新優(yōu)惠 |
◆團(tuán)體報(bào)名優(yōu)惠措施:兩人95折優(yōu)惠,三人或三人以上9折優(yōu)惠 。 |
師資團(tuán)隊(duì) |
【趙老師】
大規(guī)模集成電路設(shè)計(jì)專家,10多年超大規(guī)模電路SOC芯片設(shè)計(jì)和版圖設(shè)計(jì)經(jīng)驗(yàn),參與過DSP、GPU、DTV、WIFI、手機(jī)芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線,精通SOC芯片
設(shè)計(jì)和版圖設(shè)計(jì)的各種EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有豐富的SOC芯片設(shè)計(jì)、驗(yàn)證、DFT、PD、流片經(jīng)驗(yàn)。
熟練掌握版圖設(shè)計(jì)規(guī)則并進(jìn)行驗(yàn)證及修改;熟練掌握Unix/Linux操作系統(tǒng);熟悉CMOS設(shè)計(jì)規(guī)則、物理設(shè)計(jì)以及芯片的生產(chǎn)流程與封裝。
【王老師】
資深I(lǐng)C工程師,十幾年集成電路IC設(shè)計(jì)經(jīng)驗(yàn),精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計(jì)與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機(jī)芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計(jì),
熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設(shè)計(jì)。
【張老師】
從事數(shù)字集成電路設(shè)計(jì)10余年,精通CMOS工藝流程、版圖設(shè)計(jì)和布局布線,精通VERILOG,VHDL語言,
擅長芯片前端設(shè)計(jì)和復(fù)雜項(xiàng)目實(shí)施的規(guī)劃管理,其領(lǐng)導(dǎo)開發(fā)的芯片已成功應(yīng)用于數(shù)個國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗(yàn),對于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計(jì)技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā),擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗(yàn).
★更多師資力量請見曙海師資團(tuán)隊(duì)。 |
質(zhì)量保障 |
1、培訓(xùn)過程中,如有部分內(nèi)容理解不透或消化不好,可免費(fèi)在以后培訓(xùn)班中重聽;
2、培訓(xùn)結(jié)束后免費(fèi)提供半年的技術(shù)支持,充分保證培訓(xùn)后出效果;
3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會。 |
集成電路IC設(shè)計(jì)工程師培訓(xùn)班 |
本課程實(shí)戰(zhàn)演練使用Synopsys公司的DC,PT等工具,
和Cadence公司的Encounter,Virtuoso等工具,多工具聯(lián)合從頭至尾強(qiáng)化練習(xí)整個芯片的生成過程,強(qiáng)調(diào)實(shí)戰(zhàn),實(shí)戰(zhàn),還是實(shí)戰(zhàn)!
免費(fèi)、無保留贈送,教學(xué)過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法,而且還贈送已經(jīng)在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具(這套工具非常珍貴,費(fèi)了老師很多心血才全部安裝好),讓您隨時隨地,打開電腦就能進(jìn)行芯片的設(shè)計(jì)和練習(xí)!
|
|
第一部分 數(shù)字SOC 集成電路Verilog編程及其編程思想 |
1.Verilog語言
2. 數(shù)字集成電路IC編程規(guī)范
3. 數(shù)字SOC 集成電路Verilog編程及其編程思想
4.兩種LCD控制器的Verilog編程要點(diǎn)
5.兩種LCD控制器的Verilog編程過程
6.兩種LCD控制器的Verilog編程技巧
|
|
第二部分 SOC 數(shù)字集成電路前端---DC綜合 |
1.綜合的概念
2.綜合庫與工具介紹
3.綜合的過程
4.工作環(huán)境的設(shè)立
5.Linux 下集成電路涉及的關(guān)鍵命令
6.與流片廠工藝庫的結(jié)合
7.時鐘約束
8.面積約束
9.輸入輸出驅(qū)動約束
10.強(qiáng)化優(yōu)化
11.相關(guān)工藝庫文件
12.快速執(zhí)行的技巧;
13.腳本的使用;
14.綜合結(jié)果的仿真驗(yàn)證;
15.項(xiàng)目設(shè)計(jì)實(shí)踐;
|
第三部分 數(shù)字集成電路仿真驗(yàn)證--PRIME TIME |
1.環(huán)境搭建
2.路徑鏈接
3.DC導(dǎo)出綜合文件
4.文件設(shè)定和讀人
5.鏈接路徑
7.單元的綜合檢查
8.模型庫和邏輯的結(jié)合
9.時序驗(yàn)證仿真
10.TCL腳本的使用
|
第四部分 數(shù)字集成電路后端設(shè)計(jì)--ENCOUNTER 布線、布局 、數(shù)字版圖 |
1.環(huán)境設(shè)置
2.和流片廠工藝庫的結(jié)合
3.和流片廠時序庫的結(jié)合
4.DC工具導(dǎo)出網(wǎng)表和時序文件
5.Floor plan
6.電源規(guī)劃
7.Power Ring
8.標(biāo)準(zhǔn)單元
9.布線
10.電源規(guī)劃
11.布局、擺放
12.時鐘樹
13.流片文件的生成
14.def的生成
15.Encounter工具流程
16.Encounter工具技巧
17.DRC驗(yàn)證
18.金屬密度
19.混合信號驗(yàn)證
20.ac頻率驗(yàn)證
21.信號完整性
22.Encounter工具練習(xí)
23.Encounter工具項(xiàng)目實(shí)戰(zhàn) |
第五部分 數(shù)字集成電路后端版圖--Cadence Virtuoso PAD 、封裝數(shù)模混合 |
1.環(huán)境設(shè)置
2.和流片廠工藝庫的結(jié)合
3.和流片廠PAD庫的結(jié)合
4..和流片廠數(shù)字版圖庫的結(jié)合
5.encounter導(dǎo)出.def文件
6.庫的設(shè)置
7.CELL
8.標(biāo)準(zhǔn)單元
9.Layout
10.焊盤
11.連線
12.數(shù)、模混合
13.流片文件的生成
14.數(shù)字集成電路設(shè)計(jì)流程總結(jié)
15.Virtuoso工具流程
16.Virtuoso工具技巧
17.項(xiàng)目實(shí)戰(zhàn) |
|
第六部分 ARM 芯片SOC設(shè)計(jì)項(xiàng)目實(shí)戰(zhàn)強(qiáng)化 |
1.架構(gòu)及設(shè)計(jì)流程
2.CPU核
3.指令
4.中斷和異常
5.數(shù)據(jù)緩沖和指令緩沖
6.內(nèi)部數(shù)據(jù)ram和指令RAM
7.總線
8.外設(shè)
|