中文一区二区_九九精品在线播放_久久国产精品免费视频_国内精品在线观看视频

曙海培訓
上海:021-51875830 北京:010-51292078
西安:4008699035 南京:4008699035
成都:4008699035 武漢:027-50767718
廣州:4008699035 深圳:4008699035
沈陽:024-31298103 石家莊:4008699035☆
全國統一報名免費電話:4008699035
首頁 課程表 報名 在線聊 講師 品牌 QQ聊 活動 就業
嵌入式OS--4G手機操作系統
嵌入式硬件設計
Altium Designer Layout高速硬件設計
開發語言/數據庫/軟硬件測試
芯片設計/大規模集成電路VLSI
其他類
Be One Lab Functional Verification Methodology and Flow培訓班
   入學要求

        學員學習本課程應具備下列基礎知識:
        ◆ 電路系統的基本概念。

   班級規模及環境
       為了保證培訓效果,增加互動環節,我們堅持小班授課,每期報名人數限3到5人,多余人員安排到下一期進行。
   上課時間和地點
上課地點:【上海】:同濟大學(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈
近開課時間(周末班/連續班/晚班)
Lab Functional Verification:2025年8月18日..用心服務..........--即將開課--........................
   學時
     ◆課時: 共5天,30學時

        ◆外地學員:代理安排食宿(需提前預定)
        ☆注重質量
        ☆邊講邊練

        ☆合格學員免費推薦工作

        

        專注高端培訓17年,曙海提供的課程得到本行業的廣泛認可,學員的能力
        得到大家的認同,受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★
   新優惠
       ◆團體報名優惠措施:兩人95折優惠,三人或三人以上9折優惠 。注意:在讀學生憑學生證,即使一個人也優惠500元。
   質量保障

        1、培訓過程中,如有部分內容理解不透或消化不好,可免費在以后培訓班中重聽;
        2、培訓結束后,培訓老師留給學員手機和Email,免費提供半年的技術支持,充分保證培訓后出效果;
        3、培訓合格學員可享受免費推薦就業機會。 。專注高端培訓13年,曙海提供的證書得到本行業的廣泛認可,學員的能力得到大家的認同,受到用人單位的廣泛贊譽。

Be One Lab Functional Verification Methodology and Flow培訓班
階段一
  • What is functional verification and what is being verified 
    Formal Verification,Equivalence Checking,Model checking,
    Functional Verification,Test Bench Generation
  • Functional Verification Approaches
    Black-Box,White-Box,Grey-Box
  • The Verification Process
  • Specification and Test Plan ((Specification->Features->Test cases)
    Direct 、Direct-Random and Random Test Case
  • Advanced Verification Methodology
  • System//Chip/Module Level Verification
  • Behavioral Hardware Description Languages
  • Stimulus and Response
    Generating complex waveforms,Self-Checking test benches,Complex
    Response,Predicting the output
  • How to build reusable test bench
  • Test Bench Acceleration
  • Coverage Analysis in the Design Flow
  • Feature Coverage and Code Coverage (Line Condition Toggle FSM)
    Coding Guidelines
    Structure,Naming Convention,Comments,Syntax,Debugging
  • Simulation Management
    Modeling reset,Writing Good Behavioral Model,Regression Management

階段二

  • Assertions Methodology
  • Formal Verification ((Design Rule Check)
  • Vector--based Verification
  • Memory Verification
  • Project Management and Verification Experience
    Introduce the useful verification experience that have been
    successfully used to produce one-passed ASICs,SoC,board,and
    entire systems.
  • Verisity 's Specman e language
  • Verisity 's e VC(e Verification Component)
  • Verisity 's e RM(e Reuse Methodlogy)