課程目標(biāo) |
| Cadence培訓(xùn)高級班將首先讓您了解CB板上出現(xiàn)的信號反射、串?dāng)_、電源/地平面干擾、時序匹配以及電磁兼容性等一系列問題產(chǎn)生的機理，并掌握其解決方法；然后講解并上機練習(xí)Cadence的高速
PCB設(shè)計與仿真工具SPECCTRAQuest的使用。使您在硬件設(shè)計過程中，能夠達到“設(shè)計即正確”的目的。 |
|
培養(yǎng)對象 |
|
在工作實踐中遇到了高速數(shù)字電路與高速PCB設(shè)計問題；對高速PCB設(shè)計感興趣的硬件工程師；已經(jīng)具備一定的硬件開發(fā)經(jīng)驗，需要增加就業(yè)競爭力的在校碩士及博士研究生；具備非常扎實的電子工程基本知識，并積累了相當(dāng)程度的硬件工程師工作經(jīng)驗的在校本科生。 |
|
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號) |
|
堅持小班授課，為保證培訓(xùn)效果，增加互動環(huán)節(jié)，每期人數(shù)限3到5人。注意：本課程一旦開課不予退費。 |
|
質(zhì)量保障 |
|
1、培訓(xùn)過程中，如有部分內(nèi)容理解不透或消化不好，可免費在以后培訓(xùn)班中重聽；
2、培訓(xùn)結(jié)束后免費提供半年的技術(shù)支持，充分保證培訓(xùn)后出效果；
3、培訓(xùn)合格學(xué)員可享受免費推薦就業(yè)機會。 |
|
教學(xué)時間，教學(xué)地點 |
上課地點：【上海】：同濟大學(xué)(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】：電影大廈(地鐵一號線大劇院站)/深圳大學(xué)成教院 【北京分部】：北京中山/福鑫大樓 【南京分部】：金港大廈(和燕路) 【武漢分部】：佳源大廈（高新二路） 【成都分部】：領(lǐng)館區(qū)1號（中和大道） 【沈陽分部】：沈陽理工大學(xué)/六宅臻品 【鄭州分部】：鄭州大學(xué)/錦華大廈 【石家莊分部】：河北科技大學(xué)/瑞景大廈 【廣州分部】：廣糧大廈 【西安分部】：協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班）：Cadence高級班開課：2025年12月15日..以質(zhì)量求發(fā)展....合作共贏....實用實戰(zhàn)....用心服務(wù)..........--即將開課--........................(歡迎您垂詢，視教育質(zhì)量為生命！) |
|
實驗設(shè)備 |
課時： 一個月
☆注重質(zhì)量
☆邊講邊練
☆合格學(xué)員免費推薦工作
專注高端培訓(xùn)17年，曙海提供的課程得到本行業(yè)的廣泛認(rèn)可，學(xué)員的能力
得到大家的認(rèn)同，受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
|
師資團隊 |
◆【趙老師】
10年來一直從事FPGA數(shù)字電路設(shè)計，高速DSP軟硬件的開發(fā)，高速PCB，Layout設(shè)計經(jīng)驗非常豐富。
精通Allegro cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB
SI仿真、Altium Designer以及PADS工具 。成功開發(fā)了多個高速DSP和FPGA結(jié)合的高難度項目。
◆【黃老師】
有15年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗,8年視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計和開發(fā)經(jīng)驗，高速系統(tǒng)設(shè)計經(jīng)驗非常豐富，精通Allegro
cadence和candence SPECCTRAQuest等信號完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium
Designer等PCB設(shè)計工具。
★更多師資力量請見曙海師資團隊。 |
|
課程進度安排 |
課程大綱
本仿真課程以一個完整的DSP6000板子方案為主線，詳細講解仿真過程和原理，不僅詳細演示每步怎么做，而且詳解每步為什么這么做，讓學(xué)員徹底吃透。 |
| 第一階段 |
| 1 高速PCB設(shè)計中的理論基礎(chǔ)
傳輸線理論、信號完整性（反射、串?dāng)_、過沖、地彈、振鈴等）、電磁兼容性和時序匹配等等。
2 SPECCTRAQuest設(shè)計流程
2.1 Pre-Placement
2.2 Board Setup Requirements
for Extracting and Applying Topologies
2.3 Database Setup Advisor
—Cross-Section
—DC
Nets
—DC
Voltages
—Device
Setup . ??—SI Models
—SI
Audit
|
| 3 拓撲結(jié)構(gòu)的抽取與仿真 Extracting and Simulating Topologies
3.1 Pre-Route Extraction Setup—Default
Model Selection.
3.2 Pre-Route Extraction Setup—Unrouted
Interconnect
3.3 Pre-Route Template Extraction
3.4 SQ Signal Explorer Expert
3.5 Analysis Preferences
3.6 SigWave
3.7 Delay Measurements
|
| 第二階段 |
| 4 確定和施加約束 Determining and Adding ConstraintsSolution
4.1 Solution SpaceAnalysis:
Step 1 to 6
4.2 Parametric Sweeps.
4.3 Constraints :
Topology
Template Constraints
Switch/Settle
Constraints
Assigning
the Prop Delay Constraints
Impedance
Constraint
Relative
Propagation Delay Constraint
Diff
Pair Constraints
Max
Parallel Constraint
Wiring
Constraint
User-Defined
Constraint
Signal
Integrity Constraints
4.4 Usage of Constraints Defined
in Topology Template
|
| 5 模板應(yīng)用和基于約束的布局
Template Applications and Constraint-Driven
Placement
5.1 Creating a Topology
5.2 Wiring the Topology
5.3 TLines and Trace Models
5.4 Coupled Traces
5.5 RLGC Matrix of Coupled Trace
Models
5.6 Crosstalk Simulation in
SQ Signal Explorer Expert
5.7 Simulating with Coupled-Trace
Models
5.8 Sweep Simulation Results
with Coupled-Trace Models
5.9 Extracting a Topology Using
the Constraint Manager
5.10 Electrical Constraint Set
5.11 Applying Electrical CSet
5.12 Worksheet Analysis
5.13 Spacing and Physical Rule
Sets
5.14 Electrical Rule Set
|
| 第三階段 |
| 6 基于約束的布線 Constraint-Driven Routing
6.1 Manual Routing
6.2 Routing with the SPECCTRA
Smart Route
6.3 Driving Constraints in Routing
7 布線后的DRC檢查和分析 Post-Route DRC and Analysis
7.1 Post-Route Analysis
7.2 SigNoise
7.3 Reflection Simulation
7.4 Reflection Waveform Analysis
7.5 Comprehensive Simulation
7.6 Crosstalk Simulation
7.7 Crosstalk Analysis
7.8 Simultaneous Switching Noise
Simulation
7.9 SSN Waveform Analysis
7.10 System-Level Analysis
7.11 A Complete Design Link
7.12 Initialize Design Link
|
| 8
差分信號設(shè)計 Differential Pair Design Exploration
8.1 Types of Differential Pairs
in SPECCTRAQuest
8.2 Create Differential Pair
Using SPECCTRAQuest
8.3 Create Differential Pair
Using Constraint Manager
8.4 Assigning Differential Pair
Signal Models
8.5 Preference to Extract Unrouted
Differential Pair Topology
8.6 Extracting Unrouted Differential
Pair Topology
8.7 Custom Stimulus to Analyze
Differential Pair Topology
8.8 Differential Pair Topology
Analysis
8.9 Coupled Trace Model and
Differential Pair Topology
8.10 Layout Cross-section Editor
8.11 Differential Pair Constraints
8.12 Differential Pair Constraints
in the Constraint Manager
8.13 Differential Pair Analysis
in the Constraint Manager
8.14 Post Route Extraction
9 時序仿真和和PI仿真
9.1 時序仿真
9.2 PI仿真
|
