 芯片設計、實現與FPGA驗證 |
| 培養目標 |
通過培訓使學員專項技能水平達到相當于中級技術等級；掌握集成電路基本工藝設計知識、版圖設計基礎知識，了解半導體基礎理論，能熟練使用EDA軟件軟件進行基本版圖設計。
以SOC芯片設計流程為主線，按照不同崗位的人才技能需求，提供完整的SOC芯片設計的項目，采用公司化的項目管理方法，由工程經驗豐富的工程師和項目經理授課并指導，幫助學員快速、高效掌握SOC芯片設計流程，根據職業目標，重點掌握核心工作技能，積累實際項目經驗，能夠更好的勝任SOC芯片設計工程師的職位。 |
| 培養對象 |
1.理工科背景，有志于數字集成電路設計工作的學生和轉行人員；
2.需要充電，提升技術水平和熟悉設計流程的在職人員；
3.集成電路設計企業的員工內訓。
|
|
| 課程特色 |
| 本課程以工程師職業技能需求為導向，以積累項目經驗為關鍵，以集成電路項目為核心，曙海培訓發展出一套完整的集成電路工程師培訓體系，配合項目經驗豐富的工程師的理論授課和項目指導，可以幫助學員快速、高效的掌握集成電路設計工程師需要的職業技能，勝任SOC系統設計工程師、IC設計工程師、IC驗證工程師、DFT工程師、前端設計工程師（邏輯綜合、形式驗證、時序分析）、物理設計工程、版圖設計工程師、FPGA/ASIC/SOC工程師等職位。 |
| 課程優勢 |
| 本課程采用公司化的項目管理方法以及主流的集成電路設計EDA工具，依據芯片設計流程的崗位需求，重點培養設計、驗證、DFT、物理設計、時序分析、形式驗證、CAD流程、后端版圖等工作技能。項目實訓借助互聯網，學員可以收看講師在線視頻直播，及時交流互動。曙海免費贈送授課過程中用到安裝了所有工具的虛擬機，您只要打開虛擬機，隨時隨地可以完成老師布置的項目任務，通過項目實踐練習，積累項目經驗。為每位學員安排專屬助教，幫助學員及時解決培訓過程中遇到的問題。 |
| 入學要求 |
|
學員學習本課程應具備下列基礎知識：
◆電路系統的基本概念。 |
| 質量保證及就業服務 |
完善的在線職業技能培訓方案，專屬助教一對一服務，這些措施可以確保每位學員可以快速、高效的獲得芯片設計技能，積累項目經驗，增加入職機會。12年積累，2000多家就業合作單位，可以把學員向企業內部推薦，為學員求職開辟綠色通道。
|
| 遠程授課 |
為滿足學員由于時間、地域的限制而無法參加曙海的培訓，曙海網校遠程培訓應運而生，曙海的遠程培訓通過專門的遠程上課軟件，能和授課工程師實時互動，能達到和面授一樣的效果。
曙海授課老師會免費提供技術支持，解答學員疑惑。
|
|
班級規模及環境 |
|
為了保證培訓效果，增加互動環節，我們堅持小班授課，每期報名人數限10人，多余人員安排到下一期進行。 |
|
上課時間和地點 |
| 近開課時間(周末班/連續班/晚班）： 芯片實現開班時間：2018年9月10日 |
|
學時 |
| |
◆課時： 共3個月（每晚9:00到10:00，不影響正常工作）
☆在線遠程直播授課
☆注重質量
☆邊講邊練
☆合格學員免費推薦工作，新招聘信息，請點擊這兒查看！ |
 |
|
|
實戰演練使用的工具 |
◆ 本課程實戰演練使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具聯合從頭至尾強化練習整個芯片的生成過程，強調實戰，實戰，還是實戰！
◆ 免費、無保留贈送，教學過程中使用的Synopsys公司和Cadence公司的全套工具和安裝方法，而且還贈送已經在VMware Linux下安裝好的Synopsys公司和Cadence公司的全套工具（這套工具非常珍貴，費了老師很多心血才全部安裝好），讓您隨時隨地，打開電腦就能進行芯片的設計和練習！
◆ 贈送每個工具用到的流片廠工藝庫和技術文件。
◆ 企業化項目管理方案。
◆ 專屬助教一對一服務，及時回答學員學習過程中遇到的難題。
|
|
芯片設計、實現與FPGA驗證 |
第一階段 芯片實現
|
|
Link-To-Layout邏輯綜合；
靜態時序分析（STA）；
時序驅動的自動布局布線；
邏輯綜合（Logic Synthesis）；
可測性設計（DFT）。 |
|
物理綜合；
靜態時序分析（STA）；
芯片規劃（Planning）；
時序驅動的布局布線；
可測性設計（DFT）；
低功耗設計。 |
|
物理綜合；
靜態時序分析（STA）Sign off；
RTL-to-GDS流程；
可測性設計（DFT）；
低功耗設計；
IP嵌入設計。 |
|
第二階段 芯片測試、FPGA設計與驗證
|
芯片測試基礎；
芯片制造工藝；
芯片測試知識；
芯片測試項目和常用輔助工具；
項目設計實踐（C）。
|
數字電路邏輯設計；
CMOS集成電路設計原理；
硬件描述語言HDL及FPGA設計方法；
FPGA現場集成；
項目設計實踐（C）。
|
|
|
|
